PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01233702 A

(43) Date of publication of application: 19.09.89

(51) Int. CI

 Γ

H01C 7/02

(21) Application number: 63061710

(22) Date of filing: 14.03.88

(71) Applicant:

MURATA MFG CO LTD

(72) Inventor:

YONEDA YASUNOBU SHIMABARA YUTAKA


SAKABE YUKIO

(54) V2O3 CERAMIC RESISTANCE ELEMENT

(57) Abstract:

PURPOSE: To improve the thermal shock resistance of a ceramic layer and suppress hysteresis in its layer, by causing the average particle sizes of the ceramic layer to be less than $3\mu m$, thereby making its layer thin in a resistance element consisting of V_2O_3 system ceramics.

CONSTITUTION: A resistance element 1 is formed by laminating alternately ceramic layers 2 having V_2O_3 as principal components and internal electrodes 3 consisting of tungsten, thereby forming external electrodes 5 consisting of Cu after coating them at both side faces 4a and 4b of a sintered compact which is sintered in one. In such a case, the average particle sizes of the ceramic layer 2 are set to be less than $3\mu m$. While making the thickness of each ceramic layer 2 thin so that the resistance element 1 may have a size which does not interfere with its practical use, the number of particles in the direction of the necessary film thickness is secured. Thus, the thermal shook resistance of the ceramic layers is improved and hysteresis in these layers is suppressed.



COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平1-233702

®Int. Cl. 4

識別記号

庁内整理番号

④公開 平成1年(1989)9月19日

H 01 C 7/02

7048-5E

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称

V₂O₃系セラミクス抵抗体素子

②特 顧 昭63-61710

顧 昭63(1988) 3月14日 22出

饱発 明 者 米 \mathbf{H}

@発

明 者 康

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

@発 明 者 原 京都府長岡京市天神2丁目26番10号 株式会社村田製作所

豊

行

雄

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

②出 願 人 株式会社村田製作所

坂 部

弁理士 下 市 70代 理 人

京都府長岡京市天神2丁目26番10号

1. 発明の名称

V. O. 系セラミクス抵抗体素子

2. 特許請求の範囲

(1) 所定の温度で導体から絶縁体に転移する抵 抗特性を有するV。O。系セラミクスからなる抵 抗体素子において、上記セラミクスの平均粒径が 3 μ m 以下であることを特徴とする V : O : 系セ うミクス抵抗体素子。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、VIO、を主放分とするセラミクス からなるPTC抵抗体業子に関し、特にヒステリ シス、クラックの発生を抑制することにより、大 電流、大電力用の制限素子として採用できるよう にしたVIOI系抵抗体素子に関する。

〔従来の技術〕

一般に、PTC抵抗体素子に採用されるV。O。 系半導体セラミクスは、ある所定の温度で導体か ら絶縁体へ移行する、いわゆるモット転移を利用

したものである。この V s O s 系抵抗体素子は、 BaTiOs 系に比べPTC特性の変化率が2ヶ 夕程度低いものの、比抵抗が約10⁻³Ω cm と小さ いことから電流密度が大きく、大電流、大電力用 の過電流保護素子としての利用が期待されている。 (発明が解決しようとする問題点)

しかしながら、上記従来のV。O。系抵抗体素 子を単板状に焼結成形して、PTC特性を測定す ると温度上昇時の往路と温度下降時の復路とでは 別の抵抗特性曲線を描くという履歴現象、いわゆ るヒステリシスが大きいという問題点がある。こ のヒステリシスは過程液状態の温度上昇時におけ る基地抵抗値を示す温度と、解除冷却されて上記 基地抵抗値に関った時の温度との美である。 例え ば、第3図のヒステリシス特性図に示すように、 温度上昇中のPTCカープョの抵抗の対数値の1/ 2 を半値抵抗 c (基準抵抗値) として、温度上昇 時の該半値抵抗にを示す温度に対して、冷却時の PTCカープトで同値抵抗 c となる温度は約30℃ も低くなり、このように従来のV。O。系抵抗体

特開平1-233702(2)

また、上記従来の V : O : 系抵抗体素子は、自己発熱によって急激に温度上昇した場合、素子内の温度分布が不均一となり、その温度差からクラックが発生し易く、耐熱衝撃性が低いという問題点もある。このことから、上記従来の V : O : 系抵抗体素子を大電流、大電力用の制限案子として

採用するには、実用上の制約が大きく、適用範囲

案子のヒステリシスは最大で20~30℃にも連する。

本発明の目的は、上記ヒステリシス及び熱衝撃によるクラックの発生を抑制することにより、過 電流保護素子として採用できる V 。 O , 系セラミ クス抵抗体素子を提供することにある。

(問題点を解決するための手段)

が狭いという問題点がある。

ここで、本件発明者らは、V』 O 。 系セラミクス層と内部電極とを交互に積層し、この積層体を一体焼粘してなる抵抗体素子を開発した。この積層化した V 』 O 。 系抵抗体素子によれば、各内部電極を通して熱拡散性を向上でき、さらに内部電極面積の増大により電界を分散できるという 2 つ

の効果が得られることから、上記抵抗体素子の温度の上昇、下降を均一にでき、ヒステリシス、耐熱衝撃性を向上できる。

ところで、上記セラミクス層を積層する構造の 抵抗体素子では、各セラミクス層の厚さによって は部品が大型化するおそれがあることから、各層 の厚さをできるだけ薄くすることが大型化を防止 するうえで有利であると考えられる。しかしこの 場合、従来の材質、粒径のⅤ。○、系セラミクス 粉を用いて各セラミクス層を極端に薄くするとヒ ステリシス抑制効果が低下することが判明した。 本件発明者らがこの原因について検討したところ、 各セラミクス層の厚さを極端に薄くすると、厚み 方向の粒子数が不足し、これによりヒステリシス 特性等に題影響を与えていることを見出した。な お、従来の単板からなるV。O,系抵抗体素子に おいては、単板の厚さが充分に厚く、これに使用 されるセラミクスの粒径はこの厚さに対して一般 的に無視できるほど小さいため、上記粒径が問題 になることはなかった。

そこで、本件発明者らが上記セラミクスの粒径について着目し、種々実験を行ったところ、もうミクス原の厚さの知道は、各セラミクス原の厚さいい、またセラミクスの粒径が大きいほどモット転移時の熱応力が大きくなり、その結果クラックを発生しある。この実験から、上記セラミクスの粒径を現立してやれば、実用上支障のなももうミクスの類層できるととも特性に悪影響を与えることの特性に悪影響を与えることに影響を存えることに影響を表ることに影響を表してもいた。大電力用の制限者子として、大電力用の制限者子としてある。

そこで本発明は、V: O: 系セラミクスからなる抵抗体素子において、上記セラミクスの平均粒径が3μm以下であることを特徴としている。

ここで、本発明の抵抗体素子は、セラミクス層 と内部電極とを交互に積膺してなる積層型に採用 するのが望ましい。この積層型の場合は各セラミ クス層の厚さが薄いので、粒子径を3 μ = 以下と することによる効果が大きいからである。

また、本発明のV: O: 系のセラミクスとしては、 (V:- Cr:):O: (ここで0 SX S0.2) に、Sb, Bi, Pbのうち少なくとも1種を0.05~2.0 重量%含有してなる組成から構成するのが写ました。

上記 S b . B i . P b の少なくとも 1 種を0.05 重量%以上添加することにより、モット転移が得られ、かつヒステリシスを抑制でき、P T C 抵抗索子として利用できる。一方、これらを2.0 重量%以上添加すると、粉末の焼結性が必要以上に高くなり、微細粒子が凝結して上述の平均粒径 3 μ。の実現が困難となる。

(作用)

本発明に係る V : O : 系セラミクス抵抗体素子によれば、セラミクスの平均粒径を 3 μm以下としたので、各セラミクス層の厚さを実用上支踵のない厚さ、例えば24 μm まで薄くしても必要な厚

さ方回の粒子数を確保できることから、満足できるPTC特性を得られる。また、粒子径を小さくしたので、セラミクス層の厚さ方向の粒子密度を向上でき、それだけモット転移時の熱応力が緩和されることとなり、クラックの発生を防止して耐熱衝撃性を向上でき、かつ熱応力緩和が一様に進み島くなることから、温度変化を均一にしてヒステリシスを大幅に小さくでき、その結果大電流、大電力用の制限素子として利用できる。

[実施例]

以下、本発明の実施例を図について説明する。 第1図及び第2図は本発明の一実施例によるV。 O。系セラミクス抵抗体素子を示す図である。

図において、1は本実施例の積層化した V 2 0 3 系セラミクス抵抗体素子であり、これの外形は、棚5.6 mm、高さ5.0 mm、長さ2.0 mm程度の直方体状のものである。この抵抗体素子 l は、 V 2 0 2 を主成分とするセラミクス層 2 とタングステン(W)からなる内部電極 3 とを交互に積層して、一体焼結された焼結体 4 の両側面 4 a . 4 b に C

uからなる外部電極5を被覆形成して構成されている。なお、上記焼結体4の上、下面部分はダミーとしてのセラミクス層6で積われている。

また、上記各内部電極3の端面部3 a は、焼結体4の一側面4 a と他側面4 b とに交互に専出されており、これ以外の部分は上記焼結体4内に埋設されている。これにより、上記各内部電極3 は外部電極5 に接続されている。

次に本実施例のV:O:系セラミクス抵抗体素子1の製造方法について説明する。

① まず、V: O: 99mo & %. Cr: O: 1 mo & %に、Sb: O: . Bi: O: . Pb: O: の 1 種以上を配合し、これにトルエンを溶媒として添加し、ボールミルで約24時間粉砕する。

② 次に、上記セラミクス粉末を脱溶媒、乾燥後、Ar-H:雰囲気中にて1000でで4時間仮焼する。そして、この仮焼したセラミクス粉末体を再びトルエンを添加してボールミルで約12時間粉砕し、これにアクリル系有機パインダーを混合してさらに12時間混合し、スラリー状のセラミクス

材料を生成する。

② 上記セラミクス材料をドクタープレード法 によって、所定の均一厚さのグリーンシートに成 形した後、乾燥させて矩形状にカッティングする。

② 次に、上記所定寸法に切断された積層体を、

N: 雰囲気中で1300~1500でで3時間加熱し、焼 結体4を生成する。しかる後、内部電極3の露出 面にベースト状のCu膜を塗布した後、焼き付け て外部電極5を成形する。これにより本実施例の V: O: 系セラミクス抵抗体素子1が製造される。 次に本実施例の作用効果について説明する。

本実施例のV: 0: 系セラミクス抵抗体素子1によれば、セラミクスの平均粒径を3μm以いい大きさの抵抗体素子1が得られる厚き(例えば24μ・)に存居化しなが必要な層厚方向の粒子を確保でき、ヒステリシス特性を向上させることにより、モット転移時の熱応力が緩和されるので、クラックの発生を助止でき、モれだけ耐熱衝撃を向上できる。しかも、応力緩和が一様に進み易りを向上できる。しかし、温度上昇時、下降時のヒステリシスを大幅に小さくでき、その結果大電流、大電力用の制限素子として利用できる。

また、本実施例では、セラミクス層2と内部電

極3とを交互に積著して、焼結体4の内部に熱伝 専性の良いW製内部電極3を多数、均一に介在さ せたので、焼結体4の中心部、外部とも略同時に 自己発熱を起こすことから、抜焼結体4の温度は 内部、外部とも略均一に上昇することになり、健 って冷却時においても温度は内部、外部とも略均 一に下降することになる。その結果、健来の抵抗 体素子に生じていた中心部と外部との急激な 差を解消でき、この点からもクラックの発生を回 避でき、ヒステリシスを抑制できる。

要は、本実施例による V: ○: 系セラミクス抵 抗体素子のヒステリシス抑制効果を確認するため の実験結果を示すものである。

この実験では、本実能例により製造された抵抗 体案子の成分を、表のM.1~1.1に示すものとし、 それぞれの比抵抗、PTC倍率、ヒステリシスを 測定した。ここで、比抵抗は、損傷体の各内部電 極間距離、及び該電極面積から割り出した数値で ある。

凄からも明らかなように、セラミクスの平均粒

径が3μmを越えると(Na 4~6.10)、ヒステリシスは温度変が25~30でとなっており、ほとんど抑制効果が得られていない。これに対して、3μm以下の場合は(Na 1~3、7~9、11)、温度変が5~10でと大幅に小さくなっていることがわかる。Na 4、5、10において平均粒径が3μm以上となっているのは、Sb.Co.Pb.O。使結時に微小粒子同士が結合して成長したためであり、その結果ヒステリシスが悪化したものと考えられる。一方、Bi.O.の添加量が0.02%(Na 6)と少ない場合も、ヒステリシスが大きくなっており、このことから、V.O.系セラミクス粉末に、Sb.Bi.Pbのうち少なくとも1種を0.05~2.0%範囲内で添加することが望ましい。

なお、上記実施例では、グリーンシートに電極を形成したものを積層するようにしたが、本発明の抵抗体素子はこの方法に限られるものではない。例えばフィルム上にペースト状のセラミクスをスクリーン印刷法により形成し、これの上に電極を

Na	基 本 組 織	Sb2O2 (wt%)	Bi ₂ O ₃ (wt%)	Pb2O4 (wt%)	平均粒径 (μm)	比 抵 抗 (×10 ⁻³ Ωcm)	PTC 倍率	ヒステリシス (で)	储考
1	(Vo. +4Cro, 01)z O3	0.05			3	4	80	10	発
2	,	0.1			2	4	100	5	明
3	~	1		·	2	4 .	70	5	(5 1)
4	~	3			5	3	60	25	比
5	*	10			10	2	40	30	蛟
6	*		0.02		8	6	20	25	₩.
7	"		2		3	3	70	5	発
8	*			1	2	I	80	5	明
9	*			2	2	2	100	10	45 1∫
10	~			10	12	1	20	30	比较例
11	"	0.5	0.5	0.5	3	3	80	10	発明例

スクリーン印刷し、これを順次繰り返して積層体 を形成してもよい。

〔発明の効果〕


以上のように本発明に係る V : O : 系セラミクス 抵抗体素子によれば、セラミクスを 3 μm以下としたので、セラミクス層の薄層化ができるとともに、熱衝撃性に優れ、かつヒステリシスを抑制できるから、大電力用の制限素子として利用できる効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例による V 。 O , 系セラミクス抵抗体素子を説明するための斯面正面図、第2図はその内部電極が形成されたセラミクス層の積層状態を示す分解斜視図、第3図は従来の V 1 O 1 系抵抗体素子のヒステリシス特性を示す図である。

 特許出願人
 株式会社
 村田製作所

 代理人
 弁理士
 下
 市
 努



第 3 図

